2007年，ATI发布了R600架构的Radeon HD 2000系列，也是自己在PC领域首次引入统一着色架构，而且又一次使用了VLIW5。尽管这是DX10产品，但仍能很好地处理DX9顶点着色。GPGPU通用计算普及之前，这种架构适应得很好。

接下来进入2008年。显卡厂商在规划产品的时候一般都要考虑到两年之后乃至更久的情况，所以Cayman Radeon HD 6900系列的设计那时候就已经着手了。当时GPGPU通用计算才刚刚起步，NVIDIA开始追逐的那个市场最多价值几百万美元，DX10游戏也还没有成型，但是AMD预测认为，通用计算将在两年后(也就是现在)变得非常重要，DX9也会基本让路给DX10/11，所以就必须提前重新评估VLIW5设计的优劣。

果不其然，GPGPU通用计算已经开始大行其道，Windows 7、DX10/11也正在将DX9挤下历史舞台。根据AMD的内部数据，VLIW5架构的五个处理槽中平均只能用到3.4个，也就是在游戏里会有一个半白白浪费了。显然，DX9下非常理想的VLIW5设计已经过时，它太宽了，必须缩短流处理器单元(SPU)，重新设计里边的流处理器(SP)布局。

AMD的显卡核心架构非常依赖指令级并行运算(ILP)，也就是将指令放在单独一个线程内，和其他可以并行的线程没有任何关联。VLIW5下最理想的情况就是五个指令能够在每个时钟周期里、每个SPU上一起调度执行，但这种概率非常低。按说平均使用3.4个已经不错了，但换算下来还是不足80％，结果就是从工作负载种提取ILP非常困难，导致最好、最坏应用环境相差太多。

与之形成鲜明对比的是线程级并行计算(TLP)，那些没有任何关联的线程也可以同时执行。这正是NVIDIA在高端核心上所依赖的设计理念，GF100/GF110都是借助TLP达到高效率的标量架构。

最终，AMD意识到VLIW5架构已经不适合继续发展，必须面向未来准备一种新的高效率架构，不但要提高平均使用率(大于3.4个)，还需要适应并行计算负载，结果就是转向VLIW4。

VLIW4相比于VLIW5最特殊的地方就是去掉了体积最大、可同时处理普通整数/浮点操作和超越操作的第五个SP t单元，或者说特殊功能单元(SFU)。这就意味着，每个SPU可以一次性处理的普通整数/浮点操作数从五个减少到四个，同时还可以将三个SP合并起来处理一个超越操作。